Prédiction de performance haut niveau pour algorithmes de traitement de signal sur microcontrôleur ou FPGA | BEAMS

Prédiction de performance haut niveau pour algorithmes de traitement de signal sur microcontrôleur ou FPGA

Project information
Project type: 
Internal internship
Academic year: 
2012-2013
Status: 
Defended
Research unit: 
Embedded electronics
BEAMS supervisors
Academic promoter
Manager
Student(s)
Terence Dufay

Intitulé

Prédiction de performance haut niveau pour algorithmes de traitement de signal sur microcontrôleur ou FPGA (Ref  : FR2013.1)

Durée

Stage de 6 mois (éventuellement 3 mois)

Lieu du stage

Université libre de Bruxelles (ULB) Laboratoire BEAMS (Bio, Electro and Mechanical Systems), CP165/56 av Roosevelt 50, B1050 Bruxelles, Belgique.

Sujet

L’unité de recherche « électronique embarquée»(Faculté des Sciences Appliquées de l’Université libre de Bruxelles, Belgique) s’intéresse notamment à la possibilité d’accélérer la conception de systèmes embarqués (applications de télécommunications ou multimédia) en fournissant aux experts industriels une information additionnelle que nous appelons "modèles de coûts".

Un modèle de coût prédit, pour un algorithme donné, les performances finales et les coûts d’implémentation de cet algorithme, en fonction des variantes d’implémentation envisageables pour celui-ci (par exemple le type de FPGA). Le modèle de coût permet donc à l’expert de faire un choix plus éclairé au moment d’écrire l’algorithme en C ou en VHDL.

Le but de ce travail est d’investiguer la possibilité de créer de tels modèles de coûts pour les algorithmes les plus classiques du traitement de signal (FFT, transformée en ondelettes, multiplication de matrice) en réalisant d’abord une campagne de génération de résultats sur base d’outils de compilation ou de synthèse classiques, et ensuite en appliquant les techniques d’identification mathématiques pour extraire de ces résultats une information synthétique de haut niveau ("machine learning"). On vérifiera en dernier lieu que les modèles obtenus permettent effectivement d’accélérer la conception.

Profil

Étudiant(e) en école d’ingénieur

Bonne connaissance du VHDL/outils de synthèse et/ou de C/Matlab/outils de compilation

Affinité pour l’utilisation d’outils statistiques (identification)

Grande autonomie

Intérêt pour un travail en environnement d’enseignement et de recherche dans la capitale de l’Europe (principale langue de travail  : français)

 

Stage non rémunéré

 

Responsable du stage : Prof. Frederic Robert

Pour postuler, merci d’envoyer un CV et une lettre de motivation à l’adresse suivante  : Frederic [dot] Robert [at] ulb [dot] ac [dot] be (Frederic [dot] Robert [at] ulb [dot] ac [dot] be)

Theme by Danetsoft and Danang Probo Sayekti inspired by Maksimer